info@panadisplay.com
Μονάδα ελέγχου αφής

Μονάδα ελέγχου αφής

Dec 13, 2017

Η μονάδα ελέγχου αφής οδηγεί κυρίως το τσιπ ADS7843 για να πραγματοποιήσει τη μετατροπή της τιμής συντεταγμένων. Είναι το κλειδί για την πραγματοποίηση της λειτουργίας αφής. Το διάγραμμα της ακολουθίας εργασίας φαίνεται στο σχήμα 8.

8.png

Η μονάδα ελέγχου αφής χρησιμοποιεί 24 τρόπους λειτουργίας του κύκλου μετατροπής ρολογιού για να οδηγήσει το ADS7843, το οποίο επικοινωνεί μία φορά κάθε 8 κύκλους ρολογιού και απαιτεί 3 επικοινωνία με τον ελεγκτή. Η πρώτη επικοινωνία είναι η θύρα DIN της μονάδας ελέγχου αφής. Η λέξη ελέγχου αποστέλλεται στο ADS7843 μέσω IO και συλλέγεται η τιμή τάσης των Χ και Υ. Η λέξη ελέγχου για την ανάγνωση Χ είναι 11010000 και η λέξη ελέγχου για την ανάγνωση Υ είναι 10010000.

Στο Σχήμα 8, S είναι η σημαία εκκίνησης της λέξης ελέγχου. A2 έως A0 είναι η επιλογή καναλιού. Το Μ είναι το bit ελέγχου ακριβείας για μετατροπή A / D. Το SER είναι ο τρόπος εισαγωγής της τάσης αναφοράς. Διαφορετικοί τρόποι λειτουργίας επιλέγονται με την αποστολή διαφορετικών λέξεων ελέγχου. Τα byte μεταδίδονται σε υψηλό και χαμηλό bit ανά δυαδικό ψηφίο στην άκρη πτώσης του ρολογιού μετατροπής DCLK και ο ελεγκτής λαμβάνει την εντολή ελέγχου στην ανερχόμενη ακμή του DCLK και αρχίζει να αλλάζει τις εργασίες.

Αφού αποσταλεί η εντολή ελέγχου, διαβάζει τις συντεταγμένες δεύτερης και τρίτης φορά και οι συντεταγμένες των 12 δυαδικών ψηφίων διαβάζονται και τοποθετούνται στον καθορισμένο καταχωρητή σύμφωνα με την υψηλή και τη χαμηλή θέση με την μεταγενέστερη σειρά και 4 μπιτ προστίθενται στο μηδέν. Μετά την εσωτερική καλωδίωση συντεταγμένων FPGA για την ανταλλαγή δεδομένων μεταξύ της μονάδας και της κοινής χρήσης της μονάδας ελέγχου αφής, ο μικροεπεξεργαστής μέσω του διαύλου FSMC διαβάζει από καιρού εις καιρό συντεταγμένες και συντονίζει την επεξεργασία βαθμονόμησης και φιλτραρίσματος, σύμφωνα με τις τιμές απόκρισης των συντεταγμένων , πλήρης λειτουργία αφής.


Με τον σχεδιασμένο ελεγκτή οθόνης αφής LCD ως πειραματική πλατφόρμα, επαληθεύονται οι επιδόσεις της φορητότητας του ελεγκτή, του ρυθμού ενημέρωσης δεδομένων και της λειτουργίας αφής. Ο πειραματικός εξοπλισμός παρουσιάζεται στο Σχήμα 9, εκ των οποίων το FPGA είναι ΕΡ4ΟΕ10Ρ17C8Ν, το ARM είναι STM32F407IGT6, το SDRAM είναι ΗΥ57V641620ΗΤ-6.

9.jpg

Προκειμένου να επαληθευτεί η φορητότητα του ελεγκτή, έχει ρυθμιστεί ένα πρότυπο οθόνης. Το πλάτος κάθε ράβδου είναι 40pixel και το διάστημα λευκών λωρίδων είναι 40pixel. Η οθόνη LCD με διαφορετικές αναλύσεις εμφανίζεται χωρίς αλλαγή του προγράμματος οδήγησης. Το πειραματικό αποτέλεσμα φαίνεται στο Σχήμα 10.

10.jpg

Μπορούμε να δούμε από την Εικόνα 10: σε διαφορετική κατάσταση ανάλυσης, εμφανίζει τον αριθμό των αυξήσεων του προτύπου IOUS με αυξανόμενη ανάλυση, καθαρή εικόνα, χωρίς οθόνη εκκίνησης, φαινόμενο jitter, το οποίο αποδεικνύει ότι ο σχεδιασμός του ελεγκτή οθόνης αφής LCD για διαφορετική ανάλυση έχει καλή φορητότητα .


1. Δοκιμή ρυθμού ενημέρωσης δεδομένων

Ο ελεγκτής αποστέλλει εκτιμήσεις πλαισίων δεδομένων εντός του ρυθμού επικαιροποίησης δεδομένων 1 δευτερολέπτου, ο καθένας στέλνοντας ένα σήμα μέτρησης δεδομένων, υπολογίζοντας τον ρυθμό ενημέρωσης δεδομένων με το σήμα μέτρησης.

Σε διαφορετική λειτουργία ανάλυσης, όταν το ρολόι εργασίας SDRAM είναι 150MHz, η μέγιστη ταχύτητα ενημέρωσης δεδομένων του ελεγκτή είναι: 1024pixel * 768pixel έως 21 καρέ / s, 800pixel x 480pixel έως 36 καρέ / s, 480pixel 272pixel 272pixel επιτυγχάνει 50 καρέ / s.

Ο ρυθμός ενημέρωσης δεδομένων πολλαπλασιάζεται με τον όγκο δεδομένων ενός πλαισίου και ο ρυθμός ενημέρωσης δεδομένων μπορεί να ληφθεί. Σύμφωνα με τα δεδομένα δοκιμών, όταν η ανάλυση είναι 1024pixel * 758pixel, ο ρυθμός ενημέρωσης δεδομένων του ελεγκτή είναι ο μεγαλύτερος, 31MB / s.

Υπό διαφορετικές πειραματικές συνθήκες, δοκιμάζεται η οθόνη LCD με ανάλυση 800pixel * 480pixel. Όταν δεν επιταχύνεται το υλικό, ο μέγιστος ρυθμός ενημέρωσης δεδομένων είναι 22 καρέ / δευτερόλεπτα και όταν το υλικό επιταχύνει, ο μέγιστος ρυθμός ενημέρωσης δεδομένων είναι 36 καρέ / δευτερόλεπτα.

Από τα δεδομένα των δοκιμών διαπιστώνουμε ότι η μέγιστη ταχύτητα της ενημέρωσης των δεδομένων βελτιώνεται σημαντικά με το σχεδιασμό επιταχυνόμενου υλικού και η ταχύτητα αυξάνεται κατά 1,6 φορές σε σύγκριση με το αρχικό σχέδιο.


2. Επιλέξτε επαλήθευση λειτουργίας

Η λειτουργία αφής είναι το κύριο μέρος της ολοκλήρωσης της αλληλεπίδρασης ανθρώπου-μηχανής. Δημιουργεί το σήμα χρονισμού που πληροί τις απαιτήσεις μέσω του ελεγκτή, οδηγεί το τσιπ ADS7843 για να ολοκληρώσει την απόκτηση αναλογικού σήματος και την μετατροπή από ψηφιακό σε αναλογικό και συνειδητοποιεί την αντιστοιχία ενός προς ένα μεταξύ εικονοστοιχείων και επαφών. Για να επαληθεύσετε τη λειτουργία αφής, με πλατφόρμα οθόνης αφής LCD 800pixel * 480pixel, σχεδιάστε ένα 10pixel * 10pixel στην οθόνη LCD στο κέντρο του κουτιού, με ένα κλικ στο κέντρο κουμπιού αφής, εμφανίζει τις τρέχουσες συντεταγμένες στην οθόνη την ίδια στιγμή, το σχέδιο κόκκινων κουκίδων 5pixel * 5pixel, αγγίξτε τα πειραματικά αποτελέσματα όπως φαίνεται στο σχήμα 11.

11.jpg

Από την Εικόνα 11, μπορούμε να δούμε ότι οι συντεταγμένες της οθόνης LCD αντιστοιχούν στη φυσική θέση των επαφών μία προς μία και η οθόνη είναι καθαρή και χωρίς jitter, γεγονός που αποδεικνύει την αξιοπιστία της λειτουργίας αφής που σχεδιάστηκε από τον ελεγκτή οθόνης αφής LCD.